# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.



#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03057048 A

(43) Date of publication of application: 12.03.91

(51) Int. Cl

G06F 12/16 G11C 16/06 H01L 27/115 H01L 29/788 H01L 29/792

(21) Application number: 01192856

(22) Date of filing: 25.07.89

(71) Applicant:

**SONY CORP** 

(72) Inventor:

**KUBOTA MICHITAKA** 


#### (54) SEMICONDUCTOR MEMORY

#### (57) Abstract:

PURPOSE: To perform the relief of defective bit independently of inverted logic by selecting three or more memory cells where the same information is stored and outputting the output result of the majority of read-out data as output data.

CONSTITUTION: Memory cell arrays 7a to 7c having the same constitution share a work line but have bit lines independently of one another. Memory cells 8 and Y selectors 9a to 9c which select bit lines are provided, and Y selectors 9a to 9c correspond to cell arrays 7a to 7c respectively. The same information is stored in three or more memory cells 8, and it is read out from these three memory cells 8, and output data is obtained from three or more output results by the majority decision. Thus, the relief of defective bit is possible independently of inversion from logical '1' is '0' or logical '0' to '1'.

COPYRIGHT: (C)1991,JPO&Japio



① 特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 平3-57048

©Int.Cl. 3 G 06 F 12/16 G 11 C 16/06 H 01 L 27/115 29/788 識別配号 庁内整理番号 3 1 0 L 7737-5B

@公開 平成3年(1991)3月12日

7131-5B G 11 C 8831-5F H 01 L

11 C 17/00 01 L 27/10 29/78 3 0 9 4 3 4 3 7 1

審査請求 未請求 請求項の数 2 (全7頁)

**公発明の名称 半導体メモリ** 

②特 願 平1-192856

②出 願 平1(1989)7月25日

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

⑦出 願 人 ソニー株式会社 の代理 人 弁理士 尾川 秀昭

朗 쇎 書

I. 発明の名称 半線体メモリ

#### 2. 特許請求の範囲

(1) 同一情報を3以上のメモリセルに記憶し、 鉄み出す時两一情報を記憶した上記3以上のメ モリセルを選択し、

○使み出されたデータのうち最も多数の出力結果 を出力データとするようにした

ことを特徴とする半導体メモリ

(2)複数のセルアレイを有し、該セルアレイそれぞれに対して関時に同一の情報を入力し、それぞれから同時に出力することによりセルアレイの互いに対応するセルどうしが故障の補償をし合うようにした半導体メモリにおいて、

互いに欠陥を補い合う一対のセルを複数のセル アレイに跨って一定の距離離れたメモリセルに割 当ててなる ことを特徴とする半導体メモリ

3. 発明の詳細な説明 以下の順序に従って本発明を説明する。

A.産業上の利用分野

B.発明の観要

C. 從来技術 [第4图]

D. 発明が解決しようとする問題点

E. 問題点を解決するための手段

F. 作用

G、実施例[第1図乃至第3図]

a. 第1の実施例 [第1図、第2図]

b. 第2の実施例 [第3図]

H. 発明の効果

#### (A. 産業上の利用分野)

本発明は半導体メモリ、特に複数のセルアレイを有し、該セルアレイそれぞれに対して同時に同一の情報を入力し各セルアレイから同時に出力することによりセルアレイの互いに対応するセルビ

うしが故障の補償をし合うようにした半導体メモ りに関する。

#### (B. 発明の概要)

本発明は、上記の半導体メモリにおいて、

より信頼性を高め、不良率を少なくするため、

同一情報を3以上のメモリセルに記憶すること とし、読み出した時はその3以上のメモリセルの 中から多数決により出力データを決定するように するか。

あるいは、互いに欠陥を補い合うセルを2つの セルアレイに跨って一定距離を離れたメモリセル に割り当てるようにしたものである。

#### (C. 從来技術) [第AF図]

E P R O M においては信頼性の向上を図るため、ダブルセル方式により不良ピットの教済を行なうことができるようにする場合が有る。このダブルセル方式とは同じアレイを2 つ並べ、書込む時は同じ情報を同時にその2 つのセルアレイに書

は 0 から 1 の場合のみ起こり、 1 から 0 のへの逆 転が絶対に起こらないと仮定するとこのように扱 うのには妥当性がある。

ケース	<b>x</b> 1	x 2	x		
(1)	0	0	0		
(2)	0	1	0		
(3)	1	0	0		
(4)	1	1	1		

上記表に整理した各ケース(1)~(4)について検討すると、ケース(1)は正常、ケース(2)は×2が不良だが全体として正常、ケース(3)は×1が不良だが、全体として正常、ケース(4)は×1、×2が共に不良で、全体としても不良である。

尚、この表はあくまでフローティングゲート中の電荷はせいぜいOになってしまうことはあっても逆転することはないと仮定し、電荷が負とOの時は論理1、電荷が正の時論理Oであることを前提としている。

も込み、統み出す時は2つのセルアレイの対応するビット線から出力された信号の例えば論理積を もって出力信号とすることとし、2つのセルアレ イの対応し合うセル国士が互いに不良(破壊)を 補償し合うようにしたものである。

第4図はその2つのセルアレイを示すものである。 同図において、A、Bはセルアレイで、a 1 と b 1 とを、そして、 a 2 と b 2 とを互いに補償し合うセルとして例示した。

従来においては、第4図に示すように2つのセルアレイAとBとの間の中心線cを中心として段対称となるようにセルが配置され、互いに補償し合うセル(例えばa1とbl、a2とb2)は対称中線cからの距離が等しくなるようになっていた。

ここで、このダブルセルの方式の原理について 説明する。

互いに補償し合う 2 個のセルのデータを $\times$  1 、 $\times$  2 とすると、その論理様 $\times$  (=  $\times$  1 ・ $\times$  2) をもってそのビットのデータとする。データの逆転

このような教孩方法によれば、ケース(4)のように2つのセルが不良の場合は教孩不能であるが、ケース(2)、(3)のように一方のセルが不良である場合には一応教孩できるといえる。

#### (D. 発明が解決しようとする問題点)

ところで、一方のセルのみが不良である場合には一応救済できるといったが、それはあくまで論理 1 へのデータの逆転は起こり得ないを調理 1 から論理 0 への逆転は起こり得ないの に場合である。そして、実際、論理 0 から論理 1 から論理 1 から論理 1 から論理 0 へど転が生じる率は少ない。しかし、論理 1 から論理 0 へど転する不良が絶対に起きないとりわけではない。そして、ダブルセル方式は論理 1 から論理 0 へ逆転する不良に対して完全に無力であった。

また、従来のダブルセルの方式は第3図に示す ように、互いに補償し合うセル回士は対称中心線 cを挟んで対称のところに位置するように配置さ

#### 特閒平3-57048(3)

れているので、2つのメモリセルアレイA、Bの境 近傍で不良が発生した場合(dが発生箇所)、互いに補償し合うセル、例えば a 1、b 1 が共に不良になるケースの生じる可能性が多かった。そして、互いに補償し合うセルが共に不良になった場合は教済は不能である。

本発明はこのような問題点を解決すべく為されたものであり、第1に論理1から0への逆転が生じてもそれとは逆に論理0から1への逆転が生じても救済ができるようにすることを目的とするものであり、第2に互いに補償し合うセルが共に不良になることを防止することを目的とするものである。

#### (E.間題点を解決するための手段)

本発明半導体メモリは上記問題点を解決するため、同一情報を3以上のメモリセルに記憶することとし、競み出した時はその3以上のメモリセルの中から多数決により出力データを決定するようにすることを特徴とする。

#### (G. 実施例) [第1图乃至第3图]

以下、本発明半導体メモリを図示実施例に従って詳細に説明する。

#### (a. 第1の実施例) [第1図、第2図]

第1図及び第2図は本発明をE\*PROMに適用した一つの実施例を示すものであり、第1図は全体の回路ブロック図、第2図は多数決回路の回路図である。

図面において 1 、 2 はアドレスパッファ、 3 、 4 はアドレスロウデコーダ、 5 、 6 はロウデコーダ3 、 4 の出力信号を高電圧のレベルにレベル変換する高電圧レベル変換回路である。

 7a、7b、7cは全く同じ構成のメモリセル アレイである。該メモリセルアレイ?a、7b、 ?cはワードラインを共有しているがピットライ ンについてはそれぞれが独立して所有している。 8、8、8、…はメモリセル、9a、9b、8c はピット練を選択する?セレクタで、?セレクタ

 本発明半導体メモリの第2のものは、互いに欠陥を補い合うセルを複数のセルアレイに跨って一定距離を離れたメモリセルに割り当てることを特徴とする。

#### (F. 作用)

本発明半導体メモリの第1のものによれば、同一情報を3以上のメモリセルに記憶し、その3つのメモリセルから読み出し3つ以上の出力結果から多数決で出力データを得るので、論理1から0への逆転であるか論理0から1への逆転であるかを問わず、救済が可能である。

本発明半導体メモリの第2のものによれば、互いに補償し合うセルが2つのセルアレイの間の中心線を対称として配置されているのではなく、総て関じ距離離れるように配置されているので、不良値所が非常に大きくない限り共に不良になる。 単は少ない。従って、不良が生じても補償される可能性が大きいので、実質的に不良率の低減を図ることができる。

8aはセルアレイ7aに対応し、Yセレクタ8cはセルアレイ7bに対応し、Yセレクタ8cはセルアレイ7cに対応している。10a、10b、10cはセンスアンプ・書込回路群10bはHセレクタ9aに対レクタ9cに対応して1個ずのおもとマット様に対応して1個でのよそりの場合はセンスアンプ及び書込回路で、1ワード8分に対応して1個でのメモリの場合はセンスアンプ及び書込回路は共に24個ずの存在している。

11はパッファ回路で、入力パッファ部(図面では単に入力部と表示した)と出力パッファ部(図面では単に出力部と表示した)の組み合わせが8組ある。各入力パファ部はセンスアンプ・登込回路10a、10b、10cに対して入力データ信号を伝送する。

また、各出力パッファ部は、センスアンプ・春

#### 特開平3-57048(4)

込回路群10aの1つのセンスアンブからの出力
データ信号と、センスアンブ・審込回路100の
上記センスアンブと対応するセンスアンブからの
出力データ信号と、センスアンブ・審込回路群
10cの上記センスアンブと対応するセンス
アンブと対応するセンスアンブと対応するセンス
アンブと対応するセンス
アンブと対応するところの
決をとりその結果をデータとして出力するところの
第2図に示す多数
決回路については後で説明する。

12はE\*PROM全体を制御する制即回路を示し、チップイネーブル信号、出力イネーブル信号を受ける。13はタイマで、このタイマ13により書込みの開始及び終了のタイミング制御が為される。14はクロックゼネレータで、タイマ13からの信号に応じしてクロックを発生する。15はクロックゼネテータ界圧回路で、該界圧回路15から得られるプロタタム電圧V\*\*がセンスアンプ・書込回路群10点、10点、10点、10点の

記の表に示す関係になる。

赛

编	Ê		_	演	:	¥	H	}	果	:		多数派
( 1	. )	F	=	0	•	С	+	A	•	=	A	, A
(2	2 )	F	*	1	•	С	+	0		=	С	С
(3	3 )	F	=	1	•	С	+	0		==	С	С
( 4	1)	F	=	0	•	Ċ	+	A	•	=	A	A

この表から明らかなように、演算結果と多数派 とが一致する。

従って、3つのメモリセルの出力結果の間の多数決をとって出力できることが明らかであり、論理 0 から 1 への逆転をする不良があっても、論理 1 から論理 0 への逆転をする不良があっても不良の数が過半数とならない限りピットのデータが補償されることになる。

本E\*PROMにおいては、信号を書込む時は 同じ信号を同時にセルアレイ7a、7b、7cに 込む。そして、信号を読み出す時はセルアレイ 7aから出力された信号Aはセンスアンプ・ 込 6 に供給される。16 は高電圧制御回路である。 次に、バッファ回路11の各出力バッファ郎に 内蔵された第2 図に示す多数決回路を説明する。

該多数決回路は、信号AとBの排他的論理和(A・B+B・A)を得る排他的論理和回路EXORの出力信号と信号Cの論理積を得る第1の論理積回路AND1と、信号AとBの論理積を得る第2の論理積回路AND2と、第1の論理積回路AND2の出力信号と第2の論理和回路ORとからなる。

多数決回路が行なう論理演算の演算式は下記の とおりである。

$$F (A, B, C) = (\overline{A} \cdot B + A \cdot \overline{B}) \cdot C + A \cdot B$$

ここで、信号 A 、 B 、 C が互いに等しい場合を (1)、 B と C が 等 し く A が 異 なる 場合 を (2), A と C が 等 し く B が 異 なる 場合 を (3)、 A と B が 等 し く C が 異 なる 場合を (4) とすると、 各場合における出力 F と 多数派とは下

み回路群10 a内のセンスアンブによって増幅 し、セルアレイ7bから出力された信号Bはセン スアンプ・書込回路群1b内のセンスアンプに よって増幅し、セルアレイ7cから出力された信 母Cはセンスアンプ・書込回路群10c内のセン スアンプによって増幅した上で、バッファ回路 1 1 の出力パッファ部内において上記多数決回路 によりセルアレイ7a、7b及び7cからの信号 の多数決をとり、これを出力データ信号として外 部へ送出するのである。従って、仮にセルアレイ 7 aの1つのセルに不良が発生したとしても、そ のセルの不良はセルアレイ7b、7cのその不良 セルと対応するセルによって多数決の原理で補償 されるのである。そして、不良セルの数が互いに 補償し合うセルのうちの過半数にならない限り データを補償できるので信頼性の著しい向上を図 ることができる。

上記実施例は1つのピットに3以上の単位セル を割当てるものであったが、奇数であればそれよ り多い数の単位セルを1つのピットに割り当てる ようにしても良い。

尚、本実施例は本発明をE®PROMに適用したものであったが、必ずしもこれに限定されるものではなく、本発明はEPROM、SRAM等他の半導体メモリにも適用することができる。

#### (b. 第2の実施例) [第3図]

第3図は本発明半導体メモリの第2の実施例を 示す全体のブロック図である。本実施例も本発明 を E\*PROMに適用したものである。

本半導体メモリはセルアレイが7a、7bと2つしかない点と、バッファ回路11の各出力部においてセルアレイ7a、8bからの2つの信号A、Bの論理積(あるいは論理和)を得てそれA・B(あるいはA+B)を出力するようになっている点で第1の実施例と異なっているが、それ以外の点では共通しており、共通点については既に説明済なので説明は省略する。

本半導体メモリは、従来のダブルセル方式(第 4 図参照)とは互いに補償し合うセル間の間隔 2

他し、読み出す時間一情報を記憶した上記3以上のメモリセルを選択し、読み出されたデータのうち最も多数の出力結果を出力データとするようにしたことを特徴とするものである。

従って、本発明半導体メモリの第1のものによれば、同一情報を3以上のメモリセルに記憶し、その3つのメモリセルから読み出し、読み出したその3つ以上の出力結果から多数決で出力データを得るので、論理1から0への逆転であるかを問わず、救済が可能である。

本発明半導体メモリの第2のものは、複数のセルアレイを有し、該セルアレイそれぞれに対して 同時に国一の懐報を入力しそれぞれから同時に出 力することによりセルアレイの互いに対応するセ ルどうしが故障の補償をし合うようにした半導体 メモリにおいて、互いに欠陥を補い合うセルを複 数のセルアレイに跨って一定の距離離れたメモリ セルに割当ててなることを特徴とするものであ る。 がすべてのペア (例えば8aと8b、8cと8d) について等しくなるようにセルが配置されている点で異なっている。従って、2つのセルアレイ7aと7bの境界近傍において不良が発生しても互いに補償し合うセルが共に不良になる虞れはなく、補償が可能である。

従って、実質的な不良串の低減を図ることがで きる。

前、互いに補償し合うセル間の距離をを一定にすることにより不良率の低級を図るという技術的思想は第3図に示すようなダブルセル方式の半導体メモリだけでなく、第1図に示すような調わば三重セルセル方式のものあるいはそれ以上の多道セル方式の半導体メモリにも適用できる。そして、実際に第1図に示す実施例においてはかかる技術的思想も実施されている。

#### (H. 発明の効果)

以上に述べたように、本発明半導体メモリの第 1 のものは、同一情報を3以上のメモリセルに記

本発明半導体メモリの第2のものによれば互いに補償し合うセルが2つのセルアレイの間の中心 練を対称として配置されているのではなく、みな 間じ距離離れるように配置されているので、不良 箇所が非常に大きくない限り共に不良になる確 は少ない。従って、不良が生じても補償が可能な ので実質的に不良率の低減を図ることができる。

#### 4、図面の簡単な説明・

第1図及び第2図は本発明半導体メモリの一つの実施例を説明するためのもので、第1図は全体のプロック図、第2図は多数決回路を示す回路図、第3図は本発明半導体メモリの第2の実施例を示す全体のブロック図、第4図は従来例の要部を示すブロック図である。

#### 符号の説明


7 a、 7 b、 7 c・・・セルアレイ、

8・・・セル、 .

8a、8b・・・互いに補償し合うセル、

8 c. 8 d・・・互いに補償し合うセル、 &・・・互いに補償し合うセル間の距離。

出 類 人 ソニー株式会社 代理人弁理士 尾 川 秀 昭



#### 特別平3-57048(ア)

